• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示於管線式類比-數位轉換器中減少電容器失配誤差之方法及裝置之各種實施例。在第一及第三時間段，呈送一輸入電壓至在一管線元件電路中並聯之一第一電容器及一第二電容器。在第二時間段，在該管線元件電路中放大並儲存對應於一第二電荷之一第二電壓，該第二電荷與第二電容相關聯。在第四時間段，在該管線元件電路中放大並儲存對應於一第一電荷之一第一電壓。在第一、第二、第三及第四時間段完成後，將該第一及該第二電壓之數位表示與其他管線元件電路提供之第一及第二電壓之數位表示平均，以產生經數位電容器失配誤差校正之輸出。
    公开号:TW201308911A
    申请号:TW101121293
    申请日:2012-06-14
    公开日:2013-02-16
    发明作者:Vitali Souchkov
    申请人:Pixart Imaging Inc；
    IPC主号:H03M1-00
    专利说明:
    在管線式類比-數位轉換器中進行電容器失配誤差平均之系統、裝置及方法
    本發明之各種實施例是關於類比-數位轉換器(analog-to-digital converter；ADC)之領域，且關於包含於觸控螢幕及/或觸控板或觸控面板控制器中之ADC之領域。
    為提高導航之數位成像應用中(例如，在電容式觸控螢幕整合式控制器中，或在OFN/mice中之整合式光學成像儀中)之位元解析度，通常需要在設計階段期間採取措施來解決因ADC中各整合式組件間之失配而造成之問題。管線式ADC架構由於其能夠同時處理成像資料陣列中之多個元件而常常用於成像應用中。在金氧矽(metal oxide silicon；MOS)管線式ADC及包含其之積體電路中，所欲匹配之大多數主要組件經常為各該管線元件之乘法數位-類比轉換器(digital-to-analog converter；DAC)中之電容器。電容器，尤其是大電容器，在一積體電路上可能佔用大量面積，且當ADC中之有效位元數(effective number of bits；ENOB)等於或超過12時，可能難以設計及實作此等電容器。此外，大電容器可能會明顯增大ADC之功耗量。
    因此，為獲得高的ENOB、同時不耗用過多積體電路之面積及ADC之功率，許多誤差校準技術已被提出。基數數位校準(radix digital calibration)技術在數位校準期間，通常需要實施大量數位操作及長時間之迭代。另一技術稱為平均化主動式及被動式類比電容器，此技術已知可用於增大管線式ADC之ENOB，但此技術通常需要額外之放大器及/或額外之電容器。此外，除正常之時鐘運作之外，通常亦需要一平均時鐘時間段(averaging clock phase)。此等要求將會增大積體電路之尺寸、複雜性及設計，且亦會增大ADC之功耗。
    上述問題已於下列公開文獻中論述，但並不僅限於下列所列文獻：P.Rombouts等人，IEEE電路與系統會刊(IEEE Transactions on Circuits and Systems)，第45卷，第9期，1998年9月；EI-Sankary等人，IEEE電路與系統會刊，第51卷，第10期，2004年10月；Sean Chang等人，IEEE固態電路雜誌(IEEE Journal of Solid State Circuits)，第37卷，第6期，2002年6月；Stephen H.Lewis等人，IEEE固態電路雜誌，第27卷，第3期，1992年3月；John P.Keane等人，IEEE固態電路雜誌，第52卷，第1期，2005年1月；O.Bernal等人，2006年IMTC技術會議(IMTC 2006 Technology Conference)，意大利，索倫托，2006年4月24日至27日；Ion P.Opris等人，IEEE固態電路雜誌，第33卷，第12期，1998年12月；Dong-Young Chang等人，IEEE電路與系統會刊，第51卷，第11期，2004年11月；Yun Chiu等人，IEEE固態電路雜誌，第39卷，第12期，2004年12月，以及Hsin-Shu Chen，IEEE固態電路雜誌，第36卷，第6期，2001年6月。上述各參考文獻分別以引用方式，全文併入本文中。
    綜上所述，一種具有減少之電容器失配誤差、更小之電容器及更低之ADC功耗之管線式ADC是迫切所需的。
    在一實施例中，本發明提供一種位於一管線式類比-數位轉換器(analog-to-digital converter；ADC)中之管線元件電路。該管線元件電路包含：一取樣-保持電路(sample-and-hold circuit)，用以在一輸出端子處提供一輸入電壓；一第一比較器，包含一第一負輸入端子及一第一正輸入端子，該第一負輸入端子可操作地連接至一第一參考電壓，該第一正輸入端子可操作地連接至該輸入電壓，該第一比較器提供一第一比較器輸出；一第二比較器，包含一第二負輸入端子及一第二正輸入端子，該第二負輸入端子可操作地連接至一第二參考電壓，該第二正輸入端子可操作地連接至該輸入電壓，該第二比較器提供一第二比較器輸出；一多工器，用以接收該第一比較器輸出、該第二比較器輸出、該第一參考電壓、該第二參考電壓、以及地電位作為其輸入，該多工器根據該第一比較器輸出及該第二比較器輸出提供一多工器輸出，該多工器輸出代表該第一參考電壓、該第二參考電壓、以及地電位其中之一；以及一放大器電路，用以接收該輸入電壓及該多工器輸出作為其輸入，該放大器電路包含一放大器、一第一組開關、一第二組開關、一第三組開關、一第一電容及一第二電容，該放大器具有一放大器輸出以及一正放大器輸入及一負放大器輸入，該正放大器輸入連接至地電位；其中在一第一時間段(phase)期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一電容器與該第二電容器相對於彼此呈現並聯排列，該第一電容器與該第二電容器且經由該第一組開關而被該輸入電壓充電；在一第二時間段期間，該第二組開關閉合，該第一組開關及該第三組開關斷開，該第一電容器與該第二電容器相對於彼此呈現串聯排列，且經由該第二組開關將該第二電容器經由該第二組開關被設置於該負放大器輸入與該放大器輸出之間之一負回饋環路中，該第一電容器被向其提供之該多工器輸出充電，且在該放大器輸出處提供代表該第二電容之一第二輸出電壓；在一第三時間段期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一電容器與該第二電容器相對於彼此呈現並聯排列，該第一電容器與該第二電容器且經由該第一組開關而再次被與該第一時間段中相同之該輸入電壓充電；在一第四時間段期間，該第三組開關閉合，該第一組開關及該第二組開關斷開，該第一電容器與該第二電容器相對於彼此呈現串聯排列，該第一電容器且經由該第三組開關而將該第一電容器被設置於該負回饋環路中，該第二電容器被向其提供之該多工器輸出充電，且在該放大器輸出處提供代表該第一電容之一第一輸出電壓。
    在另一實施例中，本發明提供一種於一管線式類比-數位轉換器(ADC)中減少電容器失配誤差之方法。該方法包含：在一管線元件電路中，且在一第一時間段期間，呈送由一取樣-保持電路提供之一輸入電壓至在該管線元件電路中並聯排列之一第一電容器及一第二電容器；在該管線元件電路中，且在一第二時間段期間，放大對應於一第二電荷之一第二電壓且儲存該第二電壓，該第二電荷與該第二電容相關聯；在該管線元件電路中，且在一第三時間段期間，再次將該第一時間段之該同一輸入電壓呈送至並聯排列之該第一電容器及該第二電容器；在該管線元件電路中，且在一第四時間段期間，放大對應於一第一電荷之一第一電壓且儲存該第一電壓；以及在完成該第一時間段、該第二時間段、該第三時間段及該第四時間段之後，經由對應暫存器將該第一電壓及該第二電壓之數位表示發送至一數位平均電路以進行後續平均，並據此提供一經數位電容器失配誤差校正之輸出。
    本文將進一步揭示本發明之其他實施例，而熟習此項技術者亦可於閱讀並理解本說明書及附圖之後，輕易思及未揭露之其他實施例。根據以下實施方式、圖式及申請專利範圍，本發明之各種實施例之不同態樣將可輕易被理解。基於說明減化原則，該等圖式未必按實際比例繪製，且圖式中相同編號除特別說明外將表示相同部件或步驟。
    如第1圖所示，一電容式觸控螢幕系統110通常由以下組成：一LCD或OLED顯示器112、一覆蓋至LCD或OLED顯示器112上方之觸摸敏感面板或觸控螢幕90、一設置於觸控螢幕90上方之保護罩或介電板95、以及一觸控螢幕控制器、微處理器、應用專用積體電路(application specific integrated circuit；ASIC)或中央處理裝置(CPU)100。應理解，亦可於觸控螢幕90下方設置除LCD或OLED顯示器112之外之其他影像顯示器。
    第2圖顯示一觸控螢幕控制器100之一實施例之方框圖。在一實施例中，觸控螢幕控制器100可為根據本文之教示內容而修改之一Avago TechnologiesTM之AMRI-5000 ASIC或晶片100。在一實施例中，觸控螢幕控制器係為一低功率電容式觸控面板控制器，其被設計成為一觸控螢幕系統提供高精確度之螢幕導航。
    第3圖及第4圖所示之電容式觸控螢幕或觸控面板90可藉由對一介電板之一或多個表面塗敷例如氧化銦錫(Indium Tin Oxide；ITO)等導電材料而形成，該介電板通常包含玻璃、塑膠或另一適宜之電絕緣材料且較佳地為光學透射性材料，且該介電板通常被構造成呈一電極網格(grid)之形狀。該網格之電容保持一電荷，且當使用一手指觸摸該面板時會出現通往使用者身體之一電路通道，此會引起該電容之一變化。
    觸控螢幕控制器100感測並分析電容之發生此等變化之座標。當觸控螢幕90固定至具有一圖形使用者介面之一顯示器時，可藉由追蹤該等觸摸座標而達成螢幕導航，其中經常需要偵測多個觸摸。該網格之尺寸藉由該等觸摸所需之解析度而被驅動。通常地，存在一額外罩板95來保護觸控螢幕90之頂部ITO層，進而形成一完整之觸控螢幕解決方案(例如第1圖所示之態樣)。
    一種形成一觸控螢幕90之方式為僅於一介電板或基板之一側上塗敷一ITO網格。當觸控螢幕90與一顯示器配合時，將不需要一額外保護罩。如此將具有形成一改良之透射率(>90%)且更輕薄之顯示系統之益處，進而能夠實現更明亮且更輕薄之手持式裝置。觸控螢幕控制器100之應用包括但不限於：智慧型電話(smart phone)、可攜式媒體播放器(portable media player)、行動網際網路裝置(Mobile Internet Device；MID)、及全球定位系統(GPS)裝置。
    現在參照第3圖及第4圖，在一實施例中，觸控螢幕控制器100包含一類比前端(analog front end)，該類比前端具有16條驅動訊號線及9條感測線連接至一觸控螢幕上之一ITO網格。觸控螢幕控制器100對該等驅動電極施加一激發(excitation)，例如一方波(square wave)、一彎折線訊號(meander signal)或其他適宜類型之驅動訊號，該等訊號可具有選自約40千赫茲至約200千赫茲範圍之一頻率。AC訊號經由互電容而耦合至該等感測線。使用一手指觸摸觸控螢幕或觸控面板90會改變該觸摸位置處之電容。觸控螢幕控制器100可同時解析並追蹤多個觸摸。一高再新率(refresh rate)容許主機無明顯延遲地追蹤快速觸摸及任何另外之移動。該嵌入式處理器對資料進行濾波、辨識觸摸座標並將該等觸摸座標報告至主機。可經由修補程式(patch)下載來更新所嵌入之韌體。應理解，亦可考慮其他數目之驅動線及感測線，例如8×12陣列及12×20陣列。
    觸控螢幕控制器100具有功耗位準不同之多個運作模式。在靜態模式中，控制器100可以由靜態速率暫存器(register)所程式化之一速率來週期性地搜尋觸摸。在多個靜態模式中，每一靜態模式皆具有順次減小之功耗。當某一時間間隔中不存在觸摸時，控制器100將自動地變換至次最低(next-lowest)功耗模式。
    根據一實施例，及如第4圖所示，觸控螢幕90上之一ITO網格或其他電極配置可包含：感測行20a至20p及驅動列10a至10i，其中感測行20a至20p可操作地連接至對應之感測電路50，且驅動列10a至10i可操作地連接至對應之驅動電路40。第4圖中顯示一種用於將ITO或其他驅動及感測電極路由至觸控螢幕控制器100之線之配置。
    熟習此項技術者將理解，在不背離本發明各實施例之範圍或精神之條件下，除了一修改後之AMRI-5000晶片或觸控螢幕控制器100以外，亦可採用其他觸控螢幕控制器、微處理器、ASIC或CPU。此外，除本文明確所示者之外，亦可採用不同數目之驅動線及感測線、及不同數目及不同配置之驅動電極及感測電極。
    現在參照第5圖及第6圖，應理解，其中所示各該單一管線元件電路150僅為一管線式ADC中複數個類似管線元件電路其中之一，其中該等管線元件電路分別用以提供與來自複數個管線元件電路之一位元以及對應位元相對應之類比電壓及數位表示，且其中該等位元形成一由管線式ADC輸出之數位字(digital word)。此外，為避免使電路150之數位電路元件模糊不清，第5圖及第6圖中未顯示與管線元件電路150相關聯之數位電路之細節。舉例而言，熟習管線式ADC架構之技術者可輕易及領會，於第5圖及第6圖中省略繪示由比較器170及比較器180提供至與其相關聯之各個暫存器之標準數位輸出。再者，第5圖及第6圖所示輸入電壓V in 是由一取樣-保持電路(參見第8圖)所提供。然而，實際上，僅第8圖所示之第一管線元件電路150a之輸入如此運作；其餘之管線元件電路150b至150k則接收由前面的管線元件電路提供之輸出作為其輸入。
    再次參照第5圖，管線式ADC 155(參見第8圖)之單一管線元件電路150不具有電容器失配誤差平均功能。標記為φ1之一第一組開關對應於訊號採集之一第一時間段。在第一時間段中閉合之開關斷開前，標記為φ2之一第二組開關在一第二時間段中閉合，。該第一組開關及該第二組開關由非交疊控制訊號所操作。第5圖之管線元件電路150中之訊號轉換可闡述如下：(C 1+C 2)V in -DV r =C 2 V out (1)其中D係為一與提供至比較器170及比較器180之輸入訊號值V in 所相對應之數字項，使得：D=1若V in>V r>-V r
    D=0若V r>V in>-V r
    D=-1若V in<-V r<V r
    理想地，在管線元件電路150中採用等值電容器C 1(300)及電容器C 2(310)。在實際應用中，電容器300及電容器310將由於製程及遮罩變化而偏離理想值。因此，可藉由引入參數δ來描述電容器失配如下：
    藉由加入二個開關，第6圖之管線元件電路150具有能夠在二個時間段期間(即，在第二時間段及第四時間段期間)切換電容器300及電容器310之功能。在第6圖之管線元件電路150中，標記為φ 2A之開關(281及282)形成一第二組開關280，第二組開關280容許電容器C 2(310)連接至放大器240之負回饋環路、同時電容器C 1(300)根據D值而連接至參考電壓-V r 、0及V r ，該D值由多工器190根據比較器170及比較器180所偵測到之訊號值而選擇。上述連接方式類似於上文關於第5圖之管線元件電路150之第二時間段所述之連接，而在第6圖之電路150中，該連接係由開關φ 2A實施而非由第5圖之電路150中之開關φ2實施。在一第四時間段中，標記為φ 2B之開關(291及292)形成一第三組開關290，第三組開關290用以將電容器C1(300)連接至放大器240之負回饋環路、同時電容器C2(310)被連接至參考電壓-V r 、0及V r 其中之一(其亦根據由多工器190根據比較器170及比較器180所偵測到之訊號值所選擇之D值而定)。類似於上述用於闡述與開關φ 2A相對應之第二時間段之訊號轉換之表示式(1)，可導出對於第四時間段之一表示式如下：
    在表示式(2)中所引入之失配誤差參數δ，在配置A及配置B中分別促成管線元件電路150之訊號轉換如下：V outA=V in (δ+2)-DV r (δ+1) (4A)
    將表示式(4A)以遞歸方式應用至ADC 155之連續管線元件電路中，並假設主要管線元件電路150之輸出被作為輸入提供至次要管線元件電路150，如此對於一12位元管線式ADC 155中一量測訊號之一極性，所獲得之各輸入訊號之排序如下：N countA =D 11(δ 11+1)(δ 10+2)(δ 9+2)...(δ 2+2)+D 10(δ 10+1)(δ 9+2)(δ 8+2)...(δ 2+2)+D 9(δ 9+1)(δ 8+2)(δ 7+2)...(δ 2+2)+.............................D 3(δ 3+1)(δ 2+2)+D 2(δ 2+1)+D 1 (5A)其中N countA 為一整數，該整數表示對應於D 11至D 1之位元狀態(1或0)之計數中之一數位轉換碼，且δ i 對應於第i管線元件電路中之電容器失配。類似地，方程式(4B)可用於導出數位轉換碼N countB 如下：
    作為一例示性實例，假設一電容器失配誤差僅存在於ADC 155(參見第8圖)之主要有效位元(major significant bit)管線元件電路150中，則如第7圖所示，由一MSB管線元件電路150之配置A及配置B提供之轉換功能不同。使用一管線元件電路150之配置A及配置B所獲得之數位轉換碼之平均，將獲得具有一更小誤差之已改良之轉換功能。在對一狀態D i 求平均後，關於一二進制位元加權係數w i之失配誤差δ i 之殘餘值可藉由表示式(6)估算如下： 表示式(6)顯示當採用小的δ i 值(通常小於2%)時，誤差將非常明顯地減小。
    繼續參照第6圖及第8圖，現在更詳細且透徹地闡釋管線元件電路150及對應之ADC 155之一實施例之運作。應理解，可在不背離本發明之精神及範圍之條件下對管線元件電路150及ADC 155進行許多潤飾、排列及改變，且本文所述之具體實施方案並不旨在限制本文未明確闡述或顯示之替代實施例。第6圖之管線元件電路150(或第8圖中之管線元件電路150a至150k其中之任一者)形成管線式ADC 155之一部分，且在一實施例中，包含取樣-保持電路157，取樣-保持電路157用以在其一輸出端子處提供輸入電壓V in 。第一比較器170包含一第一負輸入端子及一第一正輸入端子，該第一負輸入端子可操作地連接至一第一參考電壓V r ，該第一正輸入端子可操作地連接至輸入電壓V in 。第一比較器170提供一第一比較器輸出200。第二比較器180包含一第二負輸入端子及一第二正輸入端子，該第二負輸入端子可操作地連接至第二參考電壓-V r ，該第二正輸入端子可操作地連接至輸入電壓V in 。第二比較器180提供一第二比較器輸出210。
    如第6圖所示，多工器190用以接收第一比較器輸出200、第二比較器輸出210、第一參考電壓V r 、第二參考電壓-V r 、以及地電位作為其輸入。多工器190提供多工器輸出220，多工器輸出220代表第一參考電壓V r 、第二參考電壓-V r 、以及地電位其中之一。應注意，根據某些實施例，多工器輸出220可經換算，或其極性可相對於向其提供之各種輸入而改變。多工器輸出220基於由第一比較器輸出200及第二比較器輸出210向其提供之輸出，第一比較器輸出200及第二比較器輸出210又基於提供至比較器170及比較器180之輸入。第6圖之放大器電路230用以接收輸入電壓V in 及多工器輸出220作為其輸入。放大器電路230包含放大器240，放大器240具有一放大器輸出V out 以及一正放大器輸入及一負放大器輸入，其中該正放大器輸入連接至地電位。放大器電路230更包含：一第一組開關270(對應於第一時間段、控制訊號φ 1、以及開關271、開關272及開關273)、一第二組開關280(對應於第二時間段、控制訊號φ 2A、以及開關281及開關282)、以及一第三組開關290(對應於第三時間段，控制訊號φ2、以及開關291及開關292)。如第6圖所示，放大器電路230更包含一第一電容C 1(或300)及一第二電容C 2(或310)。
    在一第一時間段期間，第一組開關270閉合，第二組開關280及第三組開關290斷開，第一電容器C 1與第二電容器C 2呈現並聯排列，且電容器C 1及電容器C 2經由第一組開關270被輸入電壓V in 充電。
    在一第二時間段期間，第一電容器C 1及第二電容器C 2呈現串聯排列，第二組開關280閉合，第一組開關270及第三組開關290斷開，且第二電容器C 2經由第二組開關280而置於放大器240之負放大器輸入與放大器輸出間之一負回饋環路中。同樣在第二時間段期間，第一電容器C 1被多工器輸出220充電，且在放大器240之輸出處提供代表第二電容C 2之一第二輸出電壓V outB 。
    在一第三時間段期間，第一組開關270閉合，第二組開關280及第三組開關290斷開，第一電容器C 1與第二電容器C 2呈現並聯排列，且第一電容器C 1與第二電容器C 2經由第一組開關270再次被與第一時間段中相同之輸入電壓V in 充電。
    在一第四時間段期間，第一電容器C 1與第二電容器C 2呈現串聯排列，第三組開關290閉合，第一組開關270及第二組開關280斷開，且第一電容器C 1經由第三組開關290而置於放大器240之負回饋環路中。同樣在第四時間段中，第二電容器C 2被多工器輸出220充電，且在放大器240之輸出處提供代表第一電容C 1之一第一輸出電壓VoutA。
    繼續參照第6圖，在管線元件電路150中，第一組開關270分別包含一第一開關271、一第二開關272及一第三開關273，第二組開關280分別包含一第四開關281及一第五開關282，且第三組開關290分別包含一第六開關291及一第七開關292。
    在第6圖之管線元件電路150中，在第一時間段期間，第一電容器C 1經由位於第一電容器C 1之高壓側上之第一開關271及經由位於第一電容器C 1之低壓側上之第三開關273連接至地電位而被輸入電壓V in 充電至一第一電荷。第二電容器C 2經由位於第二電容器C2之高壓側上之第二開關272及經由位於第二電容器C 2之低壓側上之第三開關273連接至地電位而被輸入電壓V in 充電至一第二電荷。
    在第6圖之管線元件電路150中，在第三時間段期間，第一開關271、第二開關272及第三開關273閉合，第四開關281、第五開關282、第六開關291及第七開關292斷開，第一電容器C 1經由位於第一電容器C 1之高壓側上之第一開關271及經由位於第一電容器C 1之低壓側上之第三開關273連接至地電位而被輸入電壓V in 充電至一第一電荷。第二電容器C 2經由位於第二電容器C 2之高壓側上之第二開關272及經由位於第二電容器C 2之低壓側上之第三開關273連接至地電位而被輸入電壓V in 充電至一第二電荷。
    同樣在第6圖之管線元件電路150中，在第二時間段期間，第一開關271、第二開關272、第三開關273、第六開關291及第七開關292斷開，第四開關281及第五開關282閉合，第二電容器C 2經由第五開關282而被設置於放大器240之負放大器輸入與放大器輸出V out 之間之負回饋環路中。第一電容器C 1經由第四開關281而被多工器輸出220充電。
    繼續參照第6圖之管線元件電路150，在第四時間段期間，第一開關271、第二開關272、第三開關273、第四開關281及第五開關282斷開，第六開關291及第七開關292閉合，且第一電容器C 1經由第七開關292而被設置於放大器240之負回饋環路中。第二電容器C 2經由第六開關291而被多工器輸出220充電。
    如第8圖所示，電容器失配誤差補償電路320用以接收並處理第一輸出電壓V outA 及第二輸出電壓V outB 之數位表示(digital representation)，並據此提供一輸出350，輸出350至少實質上減少出現於第一電容C 1與第二電容C 2之間之電容器失配誤差。在某些實施例中，電容器失配誤差補償電路320更包含一第一輸出暫存器330及一第二輸出暫存器340，第一輸出暫存器330及第二輸出暫存器340用以接收第一輸出電壓V outA 及第二輸出電壓V outB 之數位表示作為其輸入。同樣在某些實施例中，電容器失配誤差補償電路320可更包含一平均電路350，平均電路350用以自第一暫存器330及第二暫存器340接收第一輸出電壓V outA 及第二輸出電壓V outB 之數位表示，其中平均電路為一數位平均電路或任何其他適宜之「平均電路」。此外，如第6圖所示，第一輸出電壓V outA 及第二輸出電壓V outB 可經一換算因數D換算。
    現在參照第8圖，在某些實施例中，管線式ADC 155之有效位元數(effective number of bits；ENOB)可根據當前之具體應用而至少為10、12、14或任何其他適宜之位元數。
    第6圖及第8圖所示電路之優點其中之一在於，可採用更小之電容器來形成ADC 155。舉例而言，第一電容C 1及第二電容C 2可小於或等於約1,000毫微微法拉(femtofarads)、小於或等於約500毫微微法拉、小於或等於約200毫微微法拉、或小於或等於約100毫微微法拉。在一實施例中，管線元件電路150形成一CMOS電路之一部分，且輸入電壓V in 在被提供至輸入訊號端子之前已經過濾波。管線元件電路150可整合至一觸控螢幕裝置(例如，一電容式觸控螢幕裝置)、一觸控面板裝置(例如，一電容式觸控面板或觸控板裝置)、一行動電話或一成像裝置之一部分之一積體電路、一觸控螢幕控制器、或一觸控板控制器中。此外，應注意，第8圖之取樣-保持電路157用以在第四時間段期間提供一已更新之輸入電壓。
    在其他實施例中，且繼續參照第6圖及第8圖，提供一種用於減少管線式類比-數位轉換器(ADC)155中之電容器失配誤差之方法，其中該方法包含以下步驟。在管線元件電路150中，在一第一時間段期間，呈送由取樣-保持電路157提供之輸入電壓V in 至在管線電路150中並聯排列之第一電容器C 1及一第二電容器C 2。在一第二時間段期間，在管線元件電路150中放大並儲存對應於一第二電荷之一第二電壓，該第二電荷與第二電容相關聯。在一第三時間段期間，將在第一時間段期間提供至第一電容器C 1及第二電容器C 2之同一輸入電壓V in 再次提供至在管線元件電路150中並聯排列之第一電容器C 1及第二電容器C 2。在一第四時間段期間，在管線元件電路150中放大並儲存對應於一第一電荷之一第一電壓。在第一時間段、第二時間段、第三時間段及第四時間段完成之後，將第一電壓及第二電壓之數位表示以及由ADC中其他管線元件電路提供之第一電壓及第二電壓之對應數位表示進行平均，以產生一經數位電容器失配誤差校正之輸出D out (參見第8圖)。
    此外，在某些實施例中，該方法可更包含：藉由數位濾波電路350(參見第8圖)而將第一電壓及第二電壓之數位表示濾波，數位濾波電路350可為一數位平均電路或其他資料處理電路。該方法亦可包含：在第一時間段及第三時間段期間，將第一電容C 1與第二電容C 2配置成呈現並聯排列，而在第二時間段及第四時間段期間，則將第一電容C 1與第二電容C 2配置成呈現串聯排列。
    再次參照第8圖，其顯示管線式ADC電路架構之一實施例，該管線式ADC架構以數位方式對管線式ADC 155中之管線元件電路150a至150k之電容器失配誤差進行平均。第8圖之管線式ADC 155包含取樣-保持(S/H)電路157，取樣-保持電路157以管線式ADC 155之資料採集速率運作。所有管線元件電路150a至150k皆採用第6圖所示類型之電路，故容許採用對於上述第二時間段及第四時間段之配置A及配置B。第9(a)圖顯示對應於第8圖之管線式ADC電路運作之控制訊號協定。如第9(a)圖所示，所採樣資料之每一部分被列舉為DAT1、DAT2、DAT3、…，並在上文結合第6圖所述之第一時間段及第三時間段期間，被提供至各該管線元件電路150兩次。在配置A及配置B中使用管線元件電路150a至150k來獲得輸入資料之每一部分或片段之ADC轉換碼，並使其分別傳送至第8圖所示之輸出暫存器A(330)與輸出暫存器B(340)。應注意，熟習此項技術者將立即理解並領會，第8圖中未顯示為收集每一量測輸入訊號之數位資料以及自管線元件電路150a至150k提供至ADC輸入之數位資料所需之移位暫存器。在最終數位轉換碼被提供至ADC輸出之前，計算並導出各管線元件電路150之輸出暫存器A及輸出暫存器B之數位平均值，其中在管線元件電路150a至150k中對應於電容器300及電容器310之電容器失配誤差明顯減少。
    第9(b)圖顯示第6圖及第8圖之電路在根據第9(a)圖之命令訊號協定運作時所對應之資料、時鐘及管線元件構造。交錯之時鐘訊號(第8圖中自時鐘1F,S或360導出之時鐘2F或370、以及時鐘A及時鐘B)容許經由管線式ADC 155之管線元件電路150a至150k之對應端子以一採樣頻率F來實施上文結合第6圖所述之第二時間段及第三時間段(φ 2A及φ 2B)、同時各該管線元件電路150a至150k以一採樣頻率2F運作。第6圖及第8圖之電路容許電容器之尺寸減小10倍或更多，同時亦在一12位元或更多位元之管線式ADC中明顯減少電容器失配誤差，以下將更詳細說明之。第6圖及第8圖之電路亦容許放大器電路230以低功耗且低熱耗散而運作。
    基於失配電容器統計量之製造廠資料(foundry data)將被用以模擬於使用上述數位失配平均電路及技術時，電容器失配對於ADC解析度及效率之電路效能。製造廠資料是基於在一引導管線式ADC設計中通常所用類型及佈局之電容器之所量測失配，該引導管線式ADC設計之特徵為12位元ENOB運作。電容器失配誤差主要為電容器尺寸之一函數，且對應於製造廠測試結構資料。第10圖中顯示一引導ADC設計之不同管線元件電路之電容器值之標準偏差。
    第11圖根據轉換功能之一線性擬合而顯示傳統管線式ADC轉換功能之模擬絕對偏差之長條圖，其中該模擬使用1,000個蒙特卡羅(Monte Carlo)事件而獲得，該等蒙特卡羅事件採用管線式ADC轉換功能之一模型，其中管線元件電路電容器失配統計量由第10圖所示之引導ADC設計參數提供。
    第12圖顯示類似於第11圖之長條圖，其為採用一傳統設計之管線式ADC而獲得之長條圖，其中管線元件電路150a至150k之所有電容器300及電容器310皆被減小至第10圖所示之最小電容(例如，100.8毫微微法拉)。第12圖之結果顯示在一採用小電容器之管線式ADC設計中，ADC轉換誤差明顯增加。
    一種構建上述數位平均電路之管線式ADC電路155，會使由電容器失配誤差引起之轉換誤差明顯減少。此可由第13圖之模擬結果顯示，其中所有管線元件電路150a至150k中之電容器300及電容器310被指定為100.8毫微微法拉電容器。
    第14圖及第15圖顯示相較於一具有小(100.8毫微微法拉)電容器之傳統管線式ADC設計，藉由使用上述管線式ADC數位平均電路及技術，在校準之前及之後所獲得之差分非線性(DNL)之改良。在第14圖及第15圖中，DNL係以ADC轉換功能步階相對於理想正規化步長(step size)之偏差來表示。如圖所示，一旦使用相同之管線元件電路電容器300及310來構建第6圖及第8圖之平均ADC電路，出現於一傳統ADC設計中之遺漏碼(其由大於1之DNL絕對值所表示)將完全消失，同時整體之DNL將明顯減小。
    上述實施例應被視為本發明之實例，而非對本發明範圍之限制。除本發明之上述實施例外，在閱讀本詳細說明及附圖後將知，本發明亦存在其他實施例。因此，本文未明確闡述之本發明上述實施例之許多組合、排列、改變及潤飾將仍然歸屬於本發明範圍內。
    40‧‧‧驅動電路
    50‧‧‧感測電路
    90‧‧‧觸控螢幕/觸控螢幕或觸控面板
    95‧‧‧介電板/罩板
    120‧‧‧主機處理器/主機控制器
    100‧‧‧中央處理裝置/觸控螢幕控制器/控制器/晶片
    110‧‧‧電容式觸控螢幕系統/觸控螢幕系統
    112‧‧‧LCD或OLED顯示器
    150‧‧‧管線元件電路
    150a‧‧‧管線元件電路
    150b‧‧‧管線元件電路
    150c‧‧‧管線元件電路
    150j‧‧‧管線元件電路
    150k‧‧‧管線元件電路
    155‧‧‧管線式ADC
    157‧‧‧取樣-保持電路
    170‧‧‧第一比較器
    180‧‧‧第二比較器
    190‧‧‧多工器
    200‧‧‧第一比較器輸出
    210‧‧‧第二比較器輸出
    220‧‧‧多工器輸出
    230‧‧‧放大器電路
    240‧‧‧放大器
    271‧‧‧第一開關
    272‧‧‧第二開關
    273‧‧‧第三開關
    281‧‧‧第四開關
    282‧‧‧第五開關
    291‧‧‧第六開關
    292‧‧‧第七開關
    300‧‧‧第一電容器
    310‧‧‧第二電容器
    320‧‧‧電容器失配誤差補償電路
    330‧‧‧第一輸出暫存器
    340‧‧‧第二輸出暫存器
    350‧‧‧平均電路/數位濾波電路
    360‧‧‧時鐘1F,S
    370‧‧‧時鐘2F
    V in ‧‧‧輸入電壓
    V r ‧‧‧第一參考電壓
    -V r ‧‧‧第二參考電壓
    V out ‧‧‧輸出
    φ1‧‧‧第一組開關
    φ 2‧‧‧第二組開關
    φ 2A‧‧‧第二組開關
    φ 2B‧‧‧第三組開關
    C 1‧‧‧第一電容器/第一電容
    C 2‧‧‧第二電容器/第二電容
    第1圖顯示一電容式觸控螢幕系統之一實施例之剖視圖；第2圖顯示一電容式觸控螢幕控制器之方框圖；第3圖顯示一電容式觸控螢幕系統及一主機控制器之一方框圖之一實施例；第4圖為顯示一電容式觸控螢幕系統之一實施例之示意性方框圖；第5圖為根據管線式類比-數位轉換器(ADC)155之一實施例顯示一單一管線元件電路150之一實施例；第6圖顯示管線式ADC 155之一單一管線元件電路150之另一實施例；第7圖顯示由一最高有效位元(most-significant-bit；MSB)管線元件電路150之配置A及配置B所提供之轉換功能；第8圖顯示管線式類比-數位轉換器(ADC)155之一實施例；第9(a)圖顯示對應於第8圖之管線式ADC電路之一控制訊號協定之一實施例；第9(b)圖顯示第6圖及第8圖之電路在根據第9(a)圖之命令訊號協定運作時對應之資料、時鐘及管線元件配置之一實施例；第10圖顯示一引導ADC設計之不同管線元件電路之電容器值之標準偏差；第11圖根據傳統管線式ADC之一實施例而顯示其轉換功能之模擬絕對偏差之長條圖；第12圖顯示類似於第11圖之長條圖、但對C 1及C 2使用更小之電容器值而獲得之長條圖；第13圖顯示由於實施數位平均電路及技術而產生之另一長條圖；以及第14圖及第15圖顯示藉由使用管線式ADC數位平均電路及技術而獲得之差分非線性(differential non-linearity；DNL)之改良。
    150‧‧‧管線元件電路
    170‧‧‧第一比較器
    180‧‧‧第二比較器
    190‧‧‧多工器
    200‧‧‧第一比較器輸出
    210‧‧‧第二比較器輸出
    220‧‧‧多工器輸出
    230‧‧‧放大器電路
    240‧‧‧放大器
    271‧‧‧第一開關
    272‧‧‧第二開關
    273‧‧‧第三開關
    281‧‧‧第四開關
    282‧‧‧第五開關
    291‧‧‧第六開關
    292‧‧‧第七開關
    300‧‧‧第一電容器
    310‧‧‧第二電容器
    V in ‧‧‧輸入電壓
    V r ‧‧‧第一參考電壓
    -V r ‧‧‧第二參考電壓
    V out ‧‧‧放大器輸出
    φ1‧‧‧第一組開關
    φ 2A‧‧‧第二組開關
    φ 2B‧‧‧第三組開關
    C 1‧‧‧第一電容器/第一電容
    C 2‧‧‧第二電容器/第二電容
    权利要求:
    Claims (29)
    [1] 一種位於一管線式類比-數位轉換器(analog-to-digital converter；ADC)中之管線元件電路，包含：一取樣-保持電路(sample-and-hold circuit)，用以在一輸出端子處提供一輸入電壓；一第一比較器，包含一第一負輸入端子及一第一正輸入端子，該第一負輸入端子可操作地連接至一第一參考電壓，該第一正輸入端子可操作地連接至該輸入電壓，該第一比較器提供一第一比較器輸出；一第二比較器，包含一第二負輸入端子及一第二正輸入端子，該第二負輸入端子可操作地連接至一第二參考電壓，該第二正輸入端子可操作地連接至該輸入電壓，該第二比較器提供一第二比較器輸出；一多工器，用以接收該第一比較器輸出、該第二比較器輸出、該第一參考電壓、該第二參考電壓、以及地電位作為其輸入，該多工器根據該第一比較器輸出及該第二比較器輸出提供一多工器輸出，該多工器輸出代表該第一參考電壓、該第二參考電壓、以及地電位其中之一；以及一放大器電路，用以接收該輸入電壓及該多工器輸出作為其輸入，該放大器電路包含一放大器、一第一組開關、一第二組開關、一第三組開關、一第一電容及一第二電容，該放大器具有一放大器輸出以及一正放大器輸入及一負放大器輸入，該正放大器輸入連接至地電位；其中在一第一時間段(phase)期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一電容器與該第二電容器呈現並聯排列，該第一電容器與該第二電容器經由該第一組開關被該輸入電壓充電；在一第二時間段期間，該第二組開關閉合，該第一組開關及該第三組開關斷開，該第一電容器與該第二電容器呈現串聯排列，該第二電容器經由該第二組開關被設置於該負放大器輸入與該放大器輸出之間之一負回饋環路中，該第一電容器被該多工器輸出充電，該放大器輸出提供代表該第二電容之一第二輸出電壓；在一第三時間段期間，該第一組開關閉合，該第二組開關及該第三組開關斷開，該第一電容器與該第二電容器呈現並聯排列，該第一電容器與該第二電容器經由該第一組開關再次被與該第一時間段中相同之該輸入電壓充電；在一第四時間段期間，該第三組開關閉合，該第一組開關及該第二組開關斷開，該第一電容器與該第二電容器呈現串聯排列，該第一電容器經由該第三組開關被設置於該負回饋環路中，該第二電容器被該多工器輸出充電，該放大器輸出提供代表該第一電容之一第一輸出電壓。
    [2] 如請求項1所述之管線元件電路，其中該第一組開關包含一第一開關、一第二開關及一第三開關，該第二組開關包含一第四開關及一第五開關，且該第三組開關包含一第六開關及一第七開關。
    [3] 如請求項2所述之管線元件電路，其中在該第一時間段期間，該第一開關、該第二開關及該第三開關閉合，該第四開關、該第五開關、該第六開關及該第七開關斷開，該第一電容器經由位於該第一電容器之一高壓側上之該第一開關及經由位於該第一電容器之一低壓側上之該第三開關連接至地電位而被該輸入電壓充電至一第一電荷，該第二電容器經由位於該第二電容器之一高壓側上之該第二開關及經由位於該第二電容器之一低壓側上之該第三開關連接至地電位而被該輸入電壓充電至一第二電荷。
    [4] 如請求項2所述之管線元件電路，其中在該第三時間段期間，該第一開關、該第二開關及該第三開關閉合，該第四開關、該第五開關、該第六開關及該第七開關斷開，該第一電容器經由位於該第一電容器之一高壓側上之該第一開關及經由位於該第一電容器之一低壓側上之該第三開關連接至地電位而被該輸入電壓充電至一第一電荷，該第二電容器經由位於該第二電容器之一高壓側上之該第二開關及經由該第二電容器之一低壓側上之該第三開關連接至地電位而被該輸入電壓充電至一第二電荷。
    [5] 如請求項2所述之管線元件電路，其中在該第二時間段期間，該第一開關、該第二開關、該第三開關、該第六開關及該第七開關斷開，該第四開關及該第五開關閉合，該第二電容器經由該第五開關被設置於該負回饋環路中，該第一電容器經由該第四開關被該多工器輸出充電。
    [6] 如請求項2所述之管線元件電路，其中在該第四時間段期間，該第一開關、該第二開關、該第三開關、該第四開關及該第五開關斷開，該第六開關及該第七開關閉合，該第一電容器經由該第七開關被設置於該負回饋環路中，該第二電容器經由該第六開關被該多工器輸出充電。
    [7] 如請求項1所述之管線元件電路，其中一電容器失配誤差補償電路用以接收並處理該第一輸出電壓及該第二輸出電壓之數位表示(digital representation)，並據此提供一輸出，該輸出至少實質上減少出現於該第一電容與該第二電容之間之電容器失配誤差。
    [8] 如請求項7所述之管線元件電路，其中該電容器失配誤差補償電路更包含一第一輸出暫存器及一第二輸出暫存器，該第一輸出暫存器及該第二輸出暫存器用以接收該第一輸出電壓及該第二輸出電壓之該等數位表示作為其輸入。
    [9] 如請求項8所述之管線元件電路，其中該電容器失配誤差補償電路更包含一平均電路，該平均電路用以自該第一輸出暫存器及該第二輸出暫存器接收該第一輸出電壓及該第二輸出電壓之該等數位表示。
    [10] 如請求項9所述之管線元件電路，其中該平均電路為一數位平均電路。
    [11] 如請求項1所述之管線元件電路，其中該第一輸出電壓及該第二輸出電壓經由一換算因數D而換算。
    [12] 如請求項11所述之管線元件電路，其中該輸入電壓為V in ，該第一參考電壓為V r ，且該第二參考電壓為-V r 。
    [13] 如請求項12所述之管線元件電路，其中當V in >V r >-V r 時D=1，當V r >V in >-V r 時D=0，且當V in <-V r <V r 時D=-1。
    [14] 如請求項11所述之管線元件電路，其中D對應於該管線式類比-數位轉換器中複數個位元其中之一位元。
    [15] 如請求項14所述之管線元件電路，其中該管線元件電路被整合至該管線式類比-數位轉換器。
    [16] 如請求項15所述之管線元件電路，其中該管線式類比-數位轉換器之有效位元數(effective number of bits；ENOB)至少為10。
    [17] 如請求項1所述之管線元件電路，其中該第一電容及該第二電容小於或等於1,000毫微微法拉(femtofarads)。
    [18] 如請求項1所述之管線元件電路，其中該第一電容及該第二電容小於或等於100毫微微法拉。
    [19] 如請求項1所述之管線元件電路，其中該管線元件電路形成一CMOS積體電路之一部分。
    [20] 如請求項1所述之管線元件電路，其中該管線元件電路形成一觸控螢幕或觸控板控制器之一部分。
    [21] 如請求項1所述之管線元件電路，其中該輸入電壓在被提供至一輸入訊號端子之前已經過濾波。
    [22] 如請求項1所述之管線元件電路，其中該管線元件電路被整合至一觸控螢幕裝置、一觸控板裝置、一行動電話及一成像裝置其中之一。
    [23] 如請求項1所述之管線元件電路，其中該管線元件電路用以提供對應於來自複數個管線元件電路之一位元之類比電壓及數位表示以及對應位元，該等位元形成一由該管線式類比-數位轉換器輸出之數位字(digital word)。
    [24] 如請求項1所述之管線元件電路，其中該取樣-保持電路在該第四時間段期間提供一已更新輸入電壓。
    [25] 一種於一管線式類比-數位轉換器(ADC)中減少電容器失配誤差之方法，包含：在一管線元件電路中，且在一第一時間段期間，呈送由一取樣-保持電路提供之一輸入電壓至在該管線元件電路中並聯排列之一第一電容器及一第二電容器；在該管線元件電路中，且在一第二時間段期間，放大對應於一第二電荷之一第二電壓且儲存該第二電壓，該第二電荷與該第二電容相關聯；在該管線元件電路中，且在一第三時間段期間，再次將該第一時間段之該同一輸入電壓呈送至並聯排列之該第一電容器及該第二電容器；在該管線元件電路中，且在一第四時間段期間，放大對應於一第一電荷之一第一電壓且儲存該第一電壓；以及在完成該第一時間段、該第二時間段、該第三時間段及該第四時間段之後，經由對應暫存器將該第一電壓及該第二電壓之數位表示發送至一數位平均電路以進行後續平均，並據此提供一經數位電容器失配誤差校正之輸出。
    [26] 如請求項25所述之方法，其中該第一電壓及該第二電壓之數位表示經由一數位濾波電路而被濾波。
    [27] 如請求項26所述之方法，其中該數位濾波電路為一數位平均電路。
    [28] 如請求項25所述之方法，其中該管線元件電路更包含：一第一比較器，包含一第一負輸入端子及一第一正輸入端子，該第一負輸入端子可操作地連接至一第一參考電壓，該第一正輸入端子用以接收該輸入電壓，該第一比較器提供一第一比較器輸出；一第二比較器，包含一第二負輸入端子及一第二正輸入端子，該第二負輸入端子可操作地連接至一第二參考電壓，該第二正輸入端子用以接收該輸入電壓，該第二比較器提供一第二比較器輸出；一多工器，用以接收該第一比較器輸出、該第二比較器輸出、該第一參考電壓、該第二參考電壓、以及地電位作為其輸入，該多工器根據該第一比較器輸出及該第二比較器輸出提供一多工器輸出，該多工器輸出代表該第一參考電壓、該第二參考電壓、以及地電位其中之一；以及一放大器電路，用以接收該輸入電壓及該多工器輸出作為其輸入，該放大器電路包含一放大器、一第一組開關、一第二組開關及一第三組開關，該放大器具有一放大器輸出以及一正放大器輸入及一負放大器輸入，該正放大器輸入連接至地電位。
    [29] 如請求項25所述之方法，其中在該第一時間段及該第三時間段期間，該第一電容與該第二電容呈現並聯排列，而在該第二時間段及該第四時間段期間，該第一電容與該第二電容呈現串聯排列。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI473435B|2015-02-11|在管線式類比－數位轉換器中進行電容器失配誤差平均之系統、裝置及方法
    TWI505161B|2015-10-21|觸控螢幕控制器傳送電荷以轉接電容為電壓之系統及方法
    US9086439B2|2015-07-21|Circuits, devices and methods having pipelined capacitance sensing
    TWI464661B|2014-12-11|電容式觸控螢幕或觸控面板系統及其操作方法
    US10558302B2|2020-02-11|Coded integration of a self-capacitance array
    CN103809807B|2017-04-12|显示装置及其驱动方法
    KR20170019581A|2017-02-22|지문 감지 센서, 이를 포함하는 전자 장치 및 지문 감지 센서의 동작 방법
    US9146650B2|2015-09-29|High resolution capacitance to code converter
    US20130063395A1|2013-03-14|Touch controllers, methods thereof, and devices having the touch controllers
    US9110544B2|2015-08-18|Touch sensing method and touch sensing apparatus of charge distribution type
    US20110068810A1|2011-03-24|Sensing method and driving circuit of capacitive touch screen
    CN103902121A|2014-07-02|触摸检测装置、带触摸检测功能的显示装置及电子设备
    KR20120115766A|2012-10-19|터치 감지 장치
    US9766751B2|2017-09-19|Touch panel calibration system
    TWI426325B|2014-02-11|影像顯示系統與觸控面板控制方法
    KR20140010788A|2014-01-27|데드존 최소화를 위한 터치 검출 장치 및 터치 검출 방법
    US8441378B2|2013-05-14|Capacitor mismatch error correction in pipeline analog-to-digital converters
    EP3543716B1|2021-03-03|Capacitance detection circuit, touch apparatus, and terminal device
    KR101771082B1|2017-09-05|터치 감지 회로 및 이를 포함하는 디스플레이 장치
    TWI489785B|2015-06-21|管線式類比數位轉換器及其方法
    JP2014206844A|2014-10-30|検出回路、半導体集積回路装置、及び、電子機器
    CN110210349B|2021-05-11|指纹传感器和移动终端
    US20160246406A1|2016-08-25|Touch sensing device and concurrent sensing circuit
    US10082916B2|2018-09-25|Circuit for cancelling offset capacitance of capacitive touch screen panel and device including the same
    Luo2014|A low power self-capacitive touch sensing analog front end with sparse multi-touch detection
    同族专利:
    公开号 | 公开日
    CN102931992B|2015-08-05|
    TWI473435B|2015-02-11|
    US8405537B2|2013-03-26|
    CN102931992A|2013-02-13|
    US20130038478A1|2013-02-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5710563A|1997-01-09|1998-01-20|National Semiconductor Corporation|Pipeline analog to digital converter architecture with reduced mismatch error|
    EP0930715A3|1998-01-15|2001-01-17|Texas Instruments Incorporated|Digital self-calibration scheme for a pipelined a/d converter|
    US6184809B1|1998-08-19|2001-02-06|Texas Instruments Incorporated|User transparent self-calibration technique for pipelined ADC architecture|
    US6734818B2|2000-02-22|2004-05-11|The Regents Of The University Of California|Digital cancellation of D/A converter noise in pipelined A/D converters|
    US6617992B2|2001-08-15|2003-09-09|National Semiconductor Corporation|Capacitor mismatch independent gain stage for differential pipeline analog to digital converters|
    JP2006086981A|2004-09-17|2006-03-30|Fujitsu Ltd|スイッチトキャパシタ回路およびパイプラインａ／ｄ変換回路|
    US7280064B2|2005-09-08|2007-10-09|Realtek Semiconductor Corp.|Pipeline ADC with minimum overhead digital error correction|
    CN101222230B|2008-01-24|2010-04-21|上海萌芯电子科技有限公司|可校准电容失配和有限增益误差的流水线型模数转换器|
    US7852254B1|2009-06-23|2010-12-14|Mstar Semiconductor, Inc.|1-bit cell circuit used in a pipelined analog to digital converter|
    US7965217B2|2009-10-13|2011-06-21|Analog Devices, Inc.|Apparatus and method for pipelined analog to digital conversion|
    CN101777917B|2010-01-14|2013-04-03|上海迦美信芯通讯技术有限公司|一种流水线模数转换器及其电容失配的快速校准方法|
    CN101854174B|2010-05-18|2012-04-18|上海萌芯电子科技有限公司|一种流水线型模数转换器及其子转换级电路|CN103490782B|2013-08-29|2017-01-18|苏州苏尔达信息科技有限公司|一种比较器电容平均电路|
    KR101881682B1|2014-10-13|2018-07-24|선전 구딕스 테크놀로지 컴퍼니, 리미티드|지문 인식용 센서 픽셀 회로|
    JP2016171538A|2015-03-16|2016-09-23|株式会社東芝|増幅回路|
    US10203807B2|2017-03-20|2019-02-12|Microsoft Technology Licensing, Llc|Method for sampling output from a grid based digitizer sensor|
    CN106921392B|2017-03-29|2018-09-25|中国电子科技集团公司第二十四研究所|具有输入信号预比较与电荷重分配的流水线模数转换器|
    US10256834B1|2017-09-29|2019-04-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Analog to digital converter|
    法律状态:
    2020-11-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/208,318|US8405537B2|2011-08-11|2011-08-11|Systems, devices and methods for capacitor mismatch error averaging in pipeline analog-to-digital converters|
    [返回顶部]